西部数据公司今天宣布在RISC-V峰会上三个新的开源创新旨在支持西部数据的内部RISC-V开发工作和不断增长的RISC-V生态系统。在他的主题演讲,西部数据公司的首席技术官马丁·芬克公布了计划发布一个新的开源RISC-V核心,开放标准计划通过网络缓存的内存和一个开源RISC-V指令集模拟器。
这些创新将加快发展新的开放,大数据的专用计算架构和快速的数据环境。西部数据公司积极作用有助于推进RISC-V生态系统,包括多个相关战略投资和合作伙伴,并演示了其既定目标进展的过渡RISC-V十亿公司的处理器架构。
”大数据和快速数据继续增殖,专用技术是必不可少的解锁的真正价值在当今广泛的以数据为中心的应用程序数据,”芬克表示。“我们SweRV核心和新缓存相干结构主动展示重要的可能性,可以实现对数据的处理能力。这些计划对开源社区的贡献和RISC-V倡议的持续承诺提供令人兴奋的可能加速合作创新和数据驱动的发现。”
RISC-V是一个开放的、可扩展指令集架构,实现大数据的多样性和快速的数据应用程序和工作负载激增在远程和移动系统核心数据中心和边缘。它提供了一个替代电流、标准、通用计算架构。RISC-V,可以利用开放标准接口,使专业处理,内存为中心的解决方案,独特的存储和灵活的连接应用程序。
西部数据公司是打算开源新RISC-V SweRV核心,具有双向超标量体系结构的设计。西部数据的RISC-V SweRV核心是32位,9级管道的核心,允许多个指令加载和执行的同时,缩短时间运行程序。它是一个紧凑,核心和运行在4.9 CoreMarks / Mhz1顺序。其低功耗设计提供时钟速度高达1.8 ghz1 28毫米CMOS工艺技术。该公司计划在各种内部使用SweRV核心嵌入式设计,包括flash控制器和ssd。开源的核心将驱动开发物联网等新以数据为中心的应用程序(物联网),安全处理、工业控制和更多。
西部数据的OmniXtend提供缓存的内存是一个新的开放的态度在一个以太网织物。这个memory-centric系统架构提供开放的标准接口来访问和数据共享处理器,机器学习加速器,gpu, fpga和其他组件。它是一个开放的解决方案,有效地将持久内存处理器,提供潜在的支持未来的高级面料,连接计算、存储、内存和I / O组件。
西部数据公司今天还介绍了其开源SweRV指令集模拟器(ISS),提供完整的试验台支持使用RISC-V内核。国际空间站是一个计算机程序模拟一个处理器执行的指令。它允许外部事件进行建模,比如中断和总线错误,并保证RISC-V核心是正常运作。公司利用SweRV ISS严格模拟和验证SweRV核心,有超过100亿条指令执行。西部数据预计SweRV核心和SweRV ISS将有助于加快产业转移到一个开源的指令集架构。
“速度,提要,蛮计算不再是赢得优势和端点计算公式。随着更多数据实时处理的边缘和推论,可配置的架构将更适合满足重型和通常的动态应用程序工作负载的需求,特别是对于那些由人工智能和物联网,“马里奥·莫拉莱斯说,项目副总裁,使技术和半导体,IDC。“功率效率、可配置性和低功率将成为优势的关键指标和端点计算架构。”
可用性和资源
西部数据的SweRV ISS和OmniXtend架构现在下载以下位置:
- OmniXtend: https://github.com/westerndigitalcorporation/omnixtend
- SweRV空间站:https://github.com/westerndigitalcorporation/swerv-ISS
西部数据SweRV核心CY 2019年一季度将是可用的。为进一步的信息访问这个页面。
