节奏设计系统公司(纳斯达克:cdn)今天宣布立即可用性节奏IP支持PCI Express(作为PCIe) 5.0规范在台积电它们处理技术。接下来的后续版本在台积电N3过程技术预计将在2022年初被录音。与主要合作客户正在对它们SoC设计针对超大型计算机和网络应用程序。的节奏IP作为PCIe 5.0技术包括体育、同伴控制器和验证IP (VIP)针对SoC设计非常高带宽超大型计算、网络和存储应用程序。节奏的PHY和控制器子系统作为PCIe 5.0体系结构中,客户可以设计极低功耗soc加速投放市场的时间。
节奏IP作为PCIe 5.0体系结构提供了一个高度低功耗的实现标准,与几个主要客户的评估表明它提供了行业一流的权力的最大数据传输速率32 gt / s和最坏的插入损耗。利用节奏的现有N7 / N6硅验证提供,它们被设计提供了一个完整的512 gt / s(每秒gigatransfers) power-optimized解决方案在全系列的操作条件与单个时钟巷。
与节奏的低延迟控制器IP计算表达链接(CXL),作为PCIe 5.0的节奏PHY IP技术使一个新类的应用程序为处理器,cache-coherent互联工作负载加速器和内存扩展器,以及支持广泛的以太网协议。这为系统提供了灵活的用例,需要利用相同的IP网络类的应用程序。节奏是5.0作为PCIe子系统的互操作性测试,与所有主要作为PCIe测试设备供应商合作协议和电气合规。
“我们很高兴看到节奏扩大其作为PCIe 5.0协议的IP家庭支持对台积电的先进流程,“Suk Lee说,台积电设计基础设施管理部门的副总裁。“我们与节奏密切合作将帮助我们共同的客户满足严格的功率和性能要求,加快硅创新前沿设计方案受益于台积电的先进的技术。”
”越来越多,我们的客户不仅要求点的IP,但总解决方案,提供优势通过缩短开发时间和最终产品加速部署。作为PCIe 5.0的超低功率的高性能IP解决方案,我们的投资组合台积电N7 / N6,它们和N3技术满足这种需求,“说Sanjive《公司副总裁和总经理IP组的节奏。“我们与台积电密切合作确保我们能继续发展先进IP在台积电最先进的流程。我们一直在前沿的关键提供者PHY IP超过10年,有一个最有经验的PHY设计团队的行业。开发解决方案,这样的低功率作为PCIe 5.0体系结构证明了创新我们的工程团队可以施加来支持我们的高性能的客户群。”
“节奏PHY和控制器测试芯片作为PCIe 5.0显示,合规健壮的性能测试在我们Xgig运动和分析平台,”汤姆·福塞特说,副总裁和总经理,实验室和生产业务单元,VIAVI解决方案。“协作与节奏等行业领军人物和创新人才的关键是构建生态系统的信心应该快速应用有很大的新协议。”
“作为一个长期存在的一种总线标准团体成员,节奏也扮演了一个角色在促进作为PCIe技术的采用,”Al yan说,总统和一种总线标准团体的主席。”的持续投资和创新作为PCIe IP,节奏是其中一个成员公司启用最新标准可用于广泛的部署。”
节奏IP作为PCIe 5.0体系结构支持公司的智能系统设计策略,使advanced-node SoC设计卓越。节奏综合的设计IP解决方案组合在台积电先进过程还包括112克,56个g, die-to-die (D2D)和先进的内存IP解决方案。更多信息作为PCIe 5.0技术节奏的IP,请访问www.cadence.com/go/pcie5pr。
