启用新一代数据中心的系统级集成,NVIDIA今天宣布NVIDIA NVLink c2c,超快的到和die-to-die互连,允许自定义模前后一致地互联公司的gpu, cpu, DPUs、网卡和出类拔萃。拥有先进的包装,NVIDIA NVLink-C2C互连将多达25 x更多的能源效率和90 x作为PCIe创area-efficient多于5英伟达芯片,使相干互连900字节/秒或更高的带宽。
“Chiplets和异构计算是必要的应对摩尔定律的放缓,”伊恩·巴克说,副总统在NVIDIA的超大型计算。“我们用我们的世界级的专业知识在高速互联建立统一的、开放的技术将帮助我们的gpu, DPUs,网卡,cpu和soc创建一个新的类通过chiplets构建的集成产品。”
NVIDIA NVLink-C2C是相同的技术,用于连接处理器硅在NVIDIA恩典高密度芯片的家庭,今天还宣布,高密度芯片以及霍珀去年宣布。NVLink-C2C现在开放semi-custom silicon-level与NVIDIA的集成技术。
NVIDIA NVLink-C2C支持Arm安巴相干中心接口(安巴CHI)协议。英伟达和手臂一起紧密合作来提高安巴气支持与其他处理器互连完全一致和安全的加速器。
”作为未来的CPU设计日益加速和多片,它支持chiplet-based soc整个生态系统至关重要,”Chris Bergey说,高级副总裁兼总经理基础设施业务的手臂。“手臂支持广泛的连接标准和设计我们的安巴气协议来支持这些未来的技术,包括与NVIDIA合作NVLink-C2C地址使用相干情况下cpu之间的连通性,gpu和DPUs。”
英伟达NVLink-C2C是建立在NVIDIA的世界级的串并收发器和链接设计技术,并从板级它是可扩展的集成和多片模块硅插入器和wafer-level连接,提供极高的带宽优化能源效率和死区。
除了NVLink-C2C, NVIDIA也将支持发展中普遍Chiplet互连表达(UCIe)标准本月早些时候宣布。自定义与NVIDIA硅集成芯片可以使用UCIe标准或NVLink-C2C,优化的低延迟、高带宽和更大的功率效率。
NVLink-C2C的一些关键特性包括:
- 高带宽,支持高带宽的数据传输之间的处理器和加速器
- 低延迟——支持处理器和之间的原子加速器进行快速同步和高频更新共享数据
- 低功率密度高,使用先进的包装,它是25 x更节能和90 x作为PCIe创area-efficient多于5英伟达芯片
- 行业标准的支持——与Arm的安巴CHI或CXL行业标准协议的设备之间的互操作性
